|
Stage Ingénieur R&D - Caractérisation technologies CMOS Parue le : 07/11/2013 |
| Détail de l'offre | |
| Métier |
-----RECHERCHE & DÉVELOPPEMENT-----
|
| Poste |
Stage Ingénieur R&D - Caractérisation technologies CMOS
|
| Site |
Rousset (proche Aix-en-provence)
|
| Contrat |
Stage
|
| Date de publication |
07/11/2013
|
| Date limite de réponse |
31/03/2014
|
| Date de recrutement souhaitée |
10/02/2014
|
| Informations offre | |
| Le projet | |
|
Au sein de l’équipe Technology R&D et du laboratoire de
caractérisation électrique du site, nous recherchons un stagiaire dans
le cadre du développement de technologies CMOS avec mémoire non-volatile
embarquée.
La miniaturisation des circuits numériques passe par la réduction de la taille des transistors MOS et de ses interconnections ainsi que par la réduction de l’espace d’isolation existant entre les composants. La proximité des transistors MOS peut générer des phénomènes parasites de fuite de courant par divers mécanismes, notamment par effet bipolaire. Dans des cas extrêmes comme le phénomène de latch-up, ces effets peuvent dégrader ou détruire définitivement un dispositif. L’objectif du stage est d’étudier les phénomènes bipolaires parasites, de mettre en place les méthodes de caractérisation électrique de ces bipolaires et enfin de développer la méthode de caractérisation du latch-up sur une structure de test dédiée. Ce stage comportera une partie expérimentale importante. L’utilisation du langage « Labview » sera nécessaire pour mettre en place les méthodes de mesure et le traitement des données. Un état de l’art sera aussi demandé sur les différents aspects traités expérimentalement. Une thèse est envisageable à la suite du stage. |
|
| Profil recherché | |
|
Connaissances en Physique des composants électroniques nécessaires. Curiosité, autonomie.
Anglais (bon niveau technique). |
|
| Niveau d'études |
Bac +5
|
| Niveau d’expérience |
Débutant (0 à 2 ans d'exp.)
|
